예전에 작성해서 잘 써먹은 코드이지만, virtuoso LAYOUT EAD (혹은 EXL)의 기능으로 비슷한 기능이 있는 것 같다. 하지만 라이선스의 제약도 있고, 좀 더 간편하게 이용할 수 있어서 아래 코드는 남겨 둔다. 다만 사용하기 위해 수정이 많이 필요할 것 같다. 공정이 점점 작아지고, 설계 주파수 대역도 점점 올라가면서 high speed routing 구간의 matching issue 가 있었다. Full custom layout 을 진행하면서 이러한 경우 mismatch 가 없어야 하겠지만, 공정상의 issue 도 있고, human error의 여부도 있을 수 있다. 물론 golden simulation 은 parasitic extraction 하여 post simulation을 확인하는 ..