[CNFET] Carbon nanotube Field Effect Transistor 장단점

지난 수십 년 동안, CMOS 트랜지스터 성능 향상을 위해 소자 크기를 축소시키는 것에 집중해 왔다. 하지만 실리콘(Si) 기반의 트랜지스터의 물리적인 한계점에 도달함에 따라 새로운 소재를 활용한 트랜지트서에 대한 필요성이 점차 강조되고 있다. 물리적 한계를 FinFet 공정을 사용하여 한 단계의 벽을 넘었지만, 실리콘 자체의 특성 때문에 맞이하는 또 다른 벽에 곧 다다를 것이다.

이미지 출처 : https://www.researchgate.net/figure/259580266_fig1_Figure-1-A-single-CNFET-Scanning-electron-microscopy-SEM-image-shows-gate-and-channel

 

CNT (carbon nanotube)

이미 많은 연구가 진행되고 있는 CNT (Carbon nanotube) 에 관해 관심이 많이 생겼다. 반도체 쪽에서도 CNFET (Carbon nanotube Field Effect Transistor) 관련 연구가 진행되고 있으며 (Fab에 있진 않아 자세한 진행상황은 알 수 없다.) 이미 어느정도의 성과는 있을 것으로 생각된다. 아마 CMOS 의 시작과 비슷하게 몇몇가지의 단점들을 보완하며 새로운 공정으로 나타나지 않을까 싶다.

학과 및 현업에서 실리콘 기반의 반도체 특성에 대해 배우고 연구하듯, CNT 공정, CNFET 에 대한 학습도 선행되어야 한다고 생각이 들어 이리 저리 자료를 찾아보고 있다. 이론적인 논문이나, simulation 측정에 관한 자료들을 가지고 수박 겉핥기 식으로라도 미리 맛을 좀 보자. 생각하는 것 처럼 되진 않겠지만 Full custom layout 을 하고 있는 입장으로서 공정 및 회로 특성을 살펴보면서 layout 에 대한 변화도 그려보고 싶다.

일단은 지금까지 알고 있는 CNFET 의 장단점을 짚어보자. 자료는 항상 먼저 찾게 되는 wiki 백과를 인용했다. 동작 원리나 수식에 관해서는 조금 더 이해하고 적어야 겠다.

 

출처 : wiki 백과
https://en.wikipedia.org/wiki/Carbon_nanotube_field-effect_transistor 

  - Better control over channel formation
  - Better threshold voltage
  - Better subthreshold slope
  - High electron mobility
  - High current density
  - High transconductance

예전에 썼던 글에서 Engineering 의 Trade off 에 관해서 썼는데, 이런! 소자의 특성만 보면 이건 Trade off 가 될 수 없다. 다방면으로 다 좋다니. 살펴보자면 channel 형성을 위한 control, threshold 전압, threshold 전압 이전의 leakage, mobility, current density, gm 까지 다 좋다고 한다. 결정적으로 무어의 법칙을 따르던 Silicon 기반의 CMOS 공정 자체에서 새로운 물질로 환승이 가능할 것으로 보인다. (지금은 아니지만 향후 5년 이내?)

하지만 지금 상황에서는 이러한 장점들을 상쇄시킬 단점이 물론 존재한다. (그러니까 아직 못쓰겠지..) 역시나 같은 페이지에 소개된 단점들을 살펴보자.

 

출처 : wiki 백과
https://en.wikipedia.org/wiki/Carbon_nanotube_field-effect_transistor 


   Lifetime (degradation)
   Reliability
   Difficulties in mass production, production cost

CNT (Carbon nanotube) 의 경우 산소에 노출 될 때 며칠 내에 분해 된다고 합니다. 현재 공정과정 중 산화막을 생성하는 Bake 단계가 치명적일 수 있을까? 아니면 공정과정에서는 문제가 없고 Sealring 등의 과정이 좀 더 보강될까? 아무튼 공정관련 분들이 이 부분은 연구하여 해소할 수 있지 않을까 생각됩니다.  

또 신뢰성 여부인데 온도에 상관없이 고전압을 가했을 때 avalnch 가 일어나는 것 같은데 CNT를 도입하기 위해 ESD 관련 더 많은 노력 및 연구개발이 필요할 걸로 보입니다. Rule 도 더 까다로워 지겠지요.  

대량 생산, 생산 비용 관련은 CMOS 시작때도 겪었던 문제인 것 같습니다. 이런건 똑똑한 연구자 분들이 금방 해결해 주시겠죠. (무책임) 위의 두가지 문제에 비해서는 시간이 해결해 줄 문제 같습니다.  



새로운 것에 대해 공부하는 것이고, 직접 이 쪽을 다루고 계신 분들에 비하면 너무 아는게 없지만, 하나하나 자료 찾아가며 배우며 알게 된 내용들을 남겨보려고 합니다. CNFET 의 동작 원리 또는 CNT 에 대한 자료를 찾아서 다음 글 적어보도록 하겠습니다.